01-235261

Sep. 20, 1989

L1: 3 of 3

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

INVENTOR: TAKEO YAMADA, et al. (4)

ASSIGNEE: HITACHI LTD APPL NO: 63-62865

DATE FILED: Mar. 15, 1988 PATENT ABSTRACTS OF JAPAN

ABS GRP NO: E860

ABS VOL NO: Vol. 13, No. 564 ABS PUB DATE: Dec. 14, 1989

INT-CL: H01L 23/28; H01L 21/56; H01L 21/60

ABSTRACT:

PURPOSE: To enable a semiconductor chip to be packaged with a sealing package whose size is reduced, by covering the whole region where bump electrodes are provided only with silicon gel for sealing said region.

CONSTITUTION: A semiconductor chip 3 to which a heat conducting area enlarging plate 2 for providing passages for conducting heat generated by a semiconductor chip 3 is attached by means of an adhesive 3b is flip-chip bonded to a multilayer wiring board 1 of ceramics through solder bump electrodes 3a, the multilayer wiring board 1 including predetermined interconnections and passive elements such as resistance or the like and having an externally connecting terminal 1a. A damming resin tape 4 of a polyimide resin for example is affixed around the external periphery between the multilayer wiring board 1 and the heat conducting area enlarging plate 2, by means of an adhesive of a silicone resin for example, whereby a cavity 5 is defined. Silicone gel 6 is injected into the cavity 5 and the region of the solder bump

1: 外間記憶事態
2: 新江県田崎松大阪 第 2 図
3: 半県体ケップ
4: 横田デープ
6: シリコーンケル

⑲ 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平1-235261

®Int. Cl. ⁴

識別記号

庁内整理番号

43公開 平成1年(1989)9月20日

H 01 L 23/28 21/56

21/60

Z-6412-5F R-6412-5F

R ー6412ー5F Sー6918ー5F審査請求 未請求 請求項の数 3 (全6頁)

------の発明の名称

半導体装置及びその製造方法

②特 願 昭63-62865

20出 願 昭63(1988) 3月15日

@発明者 山田 健雄

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

⑩発 明 者 大 塚 寛 治

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

⑦ 発明者 黒田 **重雄**

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

⑫発明者 斉藤 俊哉

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

切出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 秋田 収喜

最終頁に続く

明細書

発明の名称 半導体装置及びその製造方法

2. 特許請求の範囲

- 1. フリップチップ型半導体装置において、少なくともパンプ電極が設けられている全領域をシリコーンゲルのみで覆って封止したことを特徴とする半導体装置。
- 2. フリップチップ型半導体装置において、半導体チップの能動領域と反対の表面に熱伝導面積拡大板を設けたことを特徴とする特許請求の範囲第1項に記載の半進体装置。
- 3 . 半導体チップにパンプ電極を形成する工程と、 該突起電極を配線基板に取り付ける工程と、前 記配線基板の周辺部外側面全域又はその一部に ダム用テープを設ける工程と、該ダム用テープ で囲んだ内部にシリコーンゲルを注入する工程 と、該シリコーンゲルを加熱硬化する工程とか らなることを特徴とする半導体装置の製造方法。

3.発明の詳細な説明

(産業上の利用分野)

本発明は、フリップチップ型半導体装置に関し、 特に、小型のフリップチップ型半導体装置のパッケージ及びそのパッケージング技術に適用して有効な技術に関するものである。

(従来技術)

半導体装置において、そのパッケージは、半導体チップとぎりぎりに設けることが現想であるが、パッケージの封止幅が必要である。例えば、半導体チップの周囲にシリコーンゲルを注入するためのダムを設けて樹脂注入後、ダムに機械的保護のためのキャップを取り付けていた。

(発明が解決しようとする課題)

しかしながら、発明者の検討によれば、既存の技術では、パッケージの小型化について配慮がされておらず、ダムの大きさの分だけパッケージが大型化するという問題があった。

本発明の目的は、関一の半導体チップに対して その對止用パッケージを小型にすることができる 技術を提供することにある。 本発明の他の目的は、半導体装置の実装密度を大きくすることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

(無題を解決するための手段)

本顧において関示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

すなわち、フリップチップ型半導体装置において、少なくともパンプ電極が設けられている全領域をシリコーンゲルのみで覆って封止したものである。

また、半導体チップにパンプ電極を形成する工程と、該契超電極を配線基板に取り付ける工程と、前記配線基板の局辺部の外側面全域又はその一部にダム用テープを設ける工程と、該ダム用テープで調んだ内部にシリコーンゲルを注入する工程と、該シリコーンゲルを加熱硬化する工程とからなる

同一機能を有するものは同一符号を付け、その繰 り返しの説明は省略する。

(実施例1)

第1図は、本発明の実施例Iの半導体装置の外 製板略構成を示す斜視図であり、第2図は、第1 図のⅡ-Ⅱ線で切断した断面図である。

本実施例 I の半導体は、第1 図及び第2 図において、所定の配線及び抵抗等の受動素子を組み込んだ外部接続端子 1 a を持つセラミックから成る多層配線基板 1 に、半導体チップ 3 から発生する熱の伝導路を形成するための熱伝導面積拡大板 2 を接着剤 3 b で取り付けた半導体チップ 3 が、半田バンプ電極 (バンプ電極) 3 a を介してフリップチップ接続されている。

更に、多層配線基板 1 と熱伝導面積拡大板 2 との間の外側部には、例えばポリイミド系樹脂 からなるダム用樹脂テープ 4 (以下、樹脂テープという)が、例えばシリコーン系樹脂からなる接着剤 4 a を介して張り渡されて、キャビティ 5 が形成され、このキャピティ 5 の内部にシリコーンゲル

半導体装置の製造方法である。

〔作用〕

前述の手段によれば、少なくともパンプ電極が 設けられている全領域をシリコーンゲルのみで復って封止することにより、従来のダムを設けて封 止するパッケージに比べて封止用の幅が不要とな るので、同一の半導体チップに対してその封止用 パッケージを小型にすることができる。これによ り半導体装置の実装密度を大きくすることができる。

また、前記配線基板の周辺部の外側面全域又は その一部にダム用テープを設け、該ダム用テープ で囲んだ内部にシリコーンゲルを注入し、該シリ コーンゲルを加熱硬化することにより、パッケー ジの寸法を大きくすることなく、パンプ電価が設 けられている全領域にシリコーンゲルを容易に配 置して封止することができる。

以下、本発明の一実施例を図面に基づいて詳細に説明する。

なお、実施例を説明するための全図において、

8 が注入され、半田パンプ電極3 a 部が封止されている。

前記多層配線基板 1 は、第 3 図に示すように、 厚膜配線基板 (約 1 mm) 101と薄膜配線部102からなっている。厚膜配線基板101は、例えばムライト セラミックスからなるグリンシート101 a に、例 えばタングステンかなる配線101 b がメタライズ され、各層間の配線101 b は、スルーホール101 c により電気的に接続され、積層された後焼結され て形成される。

そして、この厚膜配線基板101の配線101 b の上に Ni-B101 d をメッキし、その上に例えばアルミニウムからなる第 1 層目配線102 a (約 4 μm)が設けられ、その上に例えばポリイミド系樹脂からなる絶像膜102 b が設けられ、その上に例えばアルミニウムからなる第 2 層目配線102 c (約 4 μm)が設けられる。そして、第 2 層目配線102 c と第 1 層目配線102 a とがスルーホール102 d を介して電気的に接続される。 同様にして第 3 層目配線102 e 、第 4 層目配線102 f が設けられる。 第 4 層

目配線102 f の上にポリイミド系樹脂からなる絶 練膜102 b が設けられた後、スルーホール102 d が 設けられ、スルーホール102 d を介して第 4 層目 配線102 f の上にCェ層(約1 μm)102 g が設けられ、その上にNi~Cu層(約1 μm)102 h が設けられ、その上に半田パンプ電極 3 a が設けられる。この半田パンプ電極 3 a とがリフローにより電気的に接続される。

前記熱伝導面積拡大板2は、例えば窒化アルミニウム(A & N), 炭化シリコン (SiC:少量のベリリアが入っている) 等の熱伝導の良い絶縁材料を用いる。また、熱伝導面積拡大板2と半導体チップ3とを接着するための接着剤3bとしては、例えばPb/Sn系(Pb90/Sn10)の半田, Au/Sn(共品: Au80/Sn20) 等のろう材を用いる。

前記フリップチップ接続では、半田バンプ電極 3 a に加わるひずみがその寿命を低下させる原因 となるが、多層配線基板1と熱伝導面積拡大板2

3 a が形成される。その後ダイシングして半導体チップ3が分離される。この半導体チップ3は、接着剤(ろう材)3 b を 3 0 0 ~ 3 5 0 ℃の温度で1 0 秒間熱処理することによって熱伝導面積拡大板2 に接着される。次に、多層配線基板1 の上に設けられている半田パンプ電極3 a と半導体チップ3 の上に設けられている半田パンプ電極3 a とに例えばロジン系のフラックスが塗布された後、両者の位置合せをして300℃以上の温度で2分以下の時間リフローされる。

次に、多層配線基板1と熱伝導面積拡大板2との間の外側部に、例えばシリコーン系樹脂からなる接着剤4aが内側に塗布された、例えばポリイミド系樹脂からなる樹脂テープ4が張り波された機械的に押し付けられて接着される。この樹脂テープ4により形成されたキャビティ5内部に、150℃の温度で30分間ベークし、200℃の温度で30分間ベークとれて半田バンプ電極3aが對止される。

を結合している樹脂テープ4は比較的薄いため、 多層配線基板1及び熱伝導面積拡大板2を引き離す方向の力はほとんど発生しないので、半田パンプ電極3 a の樹脂テープ4を取り付けたことによる寿命低下を防止することができる。

また、樹脂テープ4は、シリコーン系樹脂からなる接着剤4aにより目止めがされているため、硬化処理前の流動性の高いシリコーンゲル6であっても外に漏れ出ることがない。このシリコーンゲル6は脱泡処理後、硬化処理するが、樹脂テープ4は耐熱性の高い材料であるため、硬化処理時の高温にも耐えることができる。

また、樹脂テープ4は薄いため、多層配線基板 1及び熱伝導面積拡大板2の全周に渡って巻き付けてある樹脂テープ4の極一部にシリコーンゲル 注入用注射針により穴をあけてシリコーンゲルを 容易に注入することができる。

次に、本実施例1の半導体装置の組立方法を簡単に説明する。

まず、半導体ウェハ状態で前記半田パンプ電極

また、シリコーンゲル注入をより容易にするため、前記機脂テープ4を多層配線基板1及び熱伝導面積拡大板2の全局に渡っては巻かず、一部を関口部としてもよい。また、樹脂テープ4はキャビティ5内のシリコーンゲル硬化後に取り外してもよい。

そして、第4回に示すように、本実施例Iの半導体装置100は、マルチチップモジュール200の中に複数個設けられる。半導体装置100は、例えばムライト(3 A & 1 O 。・2 S i O 。)からなるモジュール基板(セラミック基板)201の上に複数個搭載されている。また、半導体装置100の熱伝導面積拡大板2の上面には、くし歯型下部放熱部材203とこれに嵌合するくし歯型上部放熱部材204を介してモジュールキャップ202により冷却されている。モジュールキャップ202により冷却されている。モジュールキャップ202に設けられている。205はモジュールキャップ202に設けられている流路であ

り、この中を冷却水206が流れるようになっている。モジュールキャップ202の側部は、例えば半田からなる対止接着剤(ろう材)207によってモジュール基板201に取り付けられている。208はモジュール基板201に設けられた入出力ピンである。このマルチチップモジュール200は、第5 図に示したように、多層プリント基板300上に多数実装される。

マルチチップモジュール200の多層プリント基板300上への実装は、前記入出力ピン208を多層プリント基板300の穴(図示していない)に差し込むか、あるいはプリント基板300上に取り付けられたソケットに入出力ピン208を差し込むことにより行う。301は冷却パイプであり、この冷却パイプ301から前記モジュールキャップ202の流路205に前記冷却水206を流すことができるようになっている。

以上の説明からわかるように、本実施例によれば、半田パンプ電極3aが設けられている全領域をシリコーンゲル8のみで覆って封止することに

じみ出し及びシリコーンゲルの汚染に対して有利 である

これらのことから、半導体装置100の信頼性を 向上することができる。

〔実施例Ⅱ〕

第6図は、本発明の実施例IIの半導体装置の概 転線成を説明するための断面図である。

本実施例 II は、第6回に示すように、前記実施 例 I の熱伝導面積拡大板 2 が取り外されたもので ある。

すなわち、シリコーンゲル 6 を収容するためのキャビティ10は、多層配線基板 1 の外周部に樹脂テープ4 を張りめぐらすことにより形成される。このキャビティ10は、半導体チップ 3 側に関口部を持っているので、そのキャビティ10にシリコーンゲル 6 を容易に注入することができる。

以上、本発明を実施例にもとづき具体的に説明 したが、本発明は、前記実施例に限定されるもの ではなく、その要旨を逸脱しない範囲において種 々変更可能であることは言うまでもない。 より、従来のダムを設けて封止するパッケージに 比べて封止用の幅が不要となるので、同一の半導 体チップ3に対するパッケージを小型にすること ができる。これにより半導体装置の実装密度を大 きくすることができる。

また、前記多層配線基板1の周辺部全域にダム用の樹脂テープ4を張り渡してシリコーンゲル6の収容のためのキャピティ5を形成し、該キャピティ5の内部にシリコーンゲル6を注入し、該シリコーンゲルを加熱硬化することにより、半田パンプ電極3aが設けられている全領域に、容易にシリコーンゲル6を配置して封止することができる。

また、機能テープ4を多層配線基板1と半導体チップ3の熱伝導面積拡大板2との間に張り波して、シリコーンゲル収容用のキャピティ5を形成するため、半田パンプ電極3aに引張り応力がほとんどかからず、半田パンプ電極3aの劣化を招くことがない。また、パッケージ周囲を樹脂テープ4で覆ってしまうため、シリコーンゲル6のに

(発明の効果)

本願において関示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

少なくともバンプ電極が設けられている全領域をシリコーンゲルのみで覆って対止することにより、 従来のダムを設けて対止するパッケージに比べて対止用の領が不要となるので、同一の半導体チップに対して、 その対止用パッケージを小型にすることができる。これにより半導体装置の実装密度を大きくすることができる。

4. 図面の簡単な説明

第1図は、本発明の実施例1の半導体装置の外 観概略構成を示す斜視図、

第2回は、第1回のローロ線で切断した断面図、 第3回は、第1回に示す多層配線基板の概略機 成を説明するための断面図、

第4回は、第1回に示す半導体装置をマルチチップモジュールに組み込んだ例を示す断面図、


第5回は、第4回に示すマルチチップモジュー

ルを多層プリント基板上に多数実装した例を示す 斜視図

第6回は、本発明の実施例Ⅱの半導体装置の概略構成を説明するための断面図である。

図中、1…多層配線基板、1 a …外部接続端子、2 …熱伝導面積拡大板、3 …半導体チップ、3 a …半田パンプ電極、4 …樹脂テープ、3 b , 4 a …接着剤、5 , 10 …キャピティ、6 …シリコーンゲルである。

代理人 弁理士 秋田収喜




1:多層配線基板

2:熱伝等面積拡大板


3: 半導体分げ


4:樹脂テープ

6: シリコーングル




第 5 図






第 6 図



第 4 図



第1頁の続き ⑫発 明 者 佐 原 邦 造 東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.